怎么在网上卖自己的东西,苏州seo关键词优化软件,江西泰飞建设有限公司网站,天津网站建设咨询LO的产生过程如图#xff1a; 各个模块都有高灵活性。 1、参考时钟即是AD9361全局参考时钟#xff0c;可以是外接晶振的片上DCXO#xff0c;或是外部输入的有驱动能力的时钟信号。根据FM-COMMS5的设计#xff0c;参考时钟可以使用时钟Buffer 40MHz晶振构成的参考频率源。 … LO的产生过程如图 各个模块都有高灵活性。 1、参考时钟即是AD9361全局参考时钟可以是外接晶振的片上DCXO或是外部输入的有驱动能力的时钟信号。根据FM-COMMS5的设计参考时钟可以使用时钟Buffer 40MHz晶振构成的参考频率源。 1关于DCXO的说明DCXO即数控晶体振荡器AD9361通过外接晶体和内部数控电容构建DCXO外接晶体谐振频率需要在19MHz~50MHz 范围内。数控电容对于外接晶振的微调范围是±60 ppm。因此DCXO输出频率范围大致在20MHz~50MHz。 相关的寄存器说明[4]表示这个寄存器的从低到高第4位共有第0位到第8位有些功能是多个寄存器联合表示 2关于外部输入时钟的说明外部输入时钟频率范围是5MHz~320MHz推荐在19MHz~80MHz范围内注意输入信号幅度不要超过1.3Vpp。 2、预分频/倍频可以对参考时钟进行预处理即×2 ×1 ÷2 ÷4这样的预处理可以完成时钟和后级鉴相器的隔离同时调整频率使得PD正常工作。 相关的寄存器 3、核心部件小数-N分频锁相环包含频率合成经典结构电流泵鉴相器、可编程环路滤波器压控LC振荡器VCO小数分频器。 RF-PLL的结构图 1鉴相器。正常工作前需要校准。其输出电流大小可以进行调节范围0.1mA~6.4mA步进100uA。 相关寄存器这些是Rx-PLL的电荷泵 Tx-PLL的电荷泵寄存器地址是把第二个字加4如0x23B变为0x27B0x246变为0x286etc. 2环路滤波器。环路滤波器由电阻电容组成每一个阻值容值都可以改变字长4bit4b0000表示最小值4b1111表示最大值。除了电容C3每一个元件都有使能位。电阻除能表示短路0R电容除能表示开路0pF。 RC参数计算公式上方有横线表示位取反Bypass表示使能位 每个元件所有可能的标称值之表格 为了获得良好的性能ADI建议使用官方表格中的参数。 ADI给了6张表分别是在TDD和FDD模式下电荷泵输入的参考信号频率为40MHz60MHz和80MHz时的配置。电荷泵实际输入参考信号频率与表的对应关系是 先给出配置表寄存器的值以十进制表示 表格使用方法 [1] 根据工作模式TDD/FDD和鉴相器即电荷泵参考频率从6个表中选择一个。 [2] 根据VCO的频率选择合适的一行。先根据需要的本振频率确定RF-PLL中VCO的频率。本振频率和VCO频率是“2^n”分频的关系因此对本振频率进行累乘2使其落在6GHz~12GHz就得到期望的VCO工作频率Fd。Fd需要大于等于这一行中的VCO Frequency并且小于上一行的VCO Frequency。该行对应了一组RF-PLL的配置值。 [3] 注意每个表的表头有VCO CAL COUNT值表示VCO频率校准计数长度可能的值为1282565121024.详见VCO部分在TDD模式下VCO校准时间短不进行温度补偿在FDD模式下VCO校准时间长并且进行温度补偿。 相关寄存器 3压控振荡器。VCO工作频率为6GHz~12GHz正常工作之前需要向寄存器写好VCO的各种参数然后执行VCO自动校准。 关于VCO校准的一点说明 [1]以下3种行为会触发VCO自动校准①当器件状态从WAIT变为ALERT②TDD模式下RF频率综合器从掉电休眠状态变为ALERT③RF频率综合字最低位发生写入。 [2]VCO校准发生前需要将RF-PLL环路内所有部件的参数设定写入好包括电荷泵电流大小、环路滤波器参数、频率合成字等等。 [3]电荷泵校准必须在VCO校准之前进行。 [4]TDD模式下Tx RF-PLL和Rx RF-PLL会交替进行掉电休眠和校准。 当通过ENABLE和TXNRX进行收发切换TXNRX直接控制了RF-PLL的工作状态上电振荡还是掉电休眠。因此TXNRX的跳变只能在ALERT状态下发生而不许在TX和RX状态下变化TXNRX。 在ALERT状态下如果TXNRX信号从0变1则Rx-PLL掉电休眠Tx-PLL上电工作如果TXNRX信号由1变0则Rx-PLL上电工作Tx-PLL掉电休眠。时序图标出了TDD模式下收发VCO进行校准的时机。 [5]当AD9361工作在FDD模式需要更长的VCO校准时间因为收发频率合成器都始终工作需要精确的校准来对抗温度变化在TDD模式可以减少每次校准时间因为设备收/发状态持续时间都较短收发状态切换频繁校准次数大大增加温漂不明显。 校准时间计算 用MATLAB计算RF-VCO校准时间 clc; clear; close all;
%% Basic Param
REF_CLK 40; % MHz
SCALE 2; % Pre-scaler Factor
VCO_CAL_COUNT 3; % 0-127, 1-256, 2-512, 3-1024%% Derived Param
wait_2 8/REF_CLK 18/(REF_CLK*SCALE);
wait_alc 40/(REF_CLK*SCALE);
N_count 2^(7VCO_CAL_COUNT);%%
max_calib_time_us 2 wait_2 9*((12N_count)/(REF_CLK*SCALE) wait_alc);disp([max RF-PLL Calib Time , num2str(max_calib_time_us), us]); [6]VCO校准可以被关闭。 [7]校准完成标志位是Rx PLL Lock 0x247[1]和Tx PLL Lock 0x287[1]。 相关寄存器 4小数分频器。分频器决定VCO稳定时的输出频率。 频率合成字的整数和小数部分计算方法 其中F_REF是RF-PLL的输入参考频率和上面的REF_CLK是一回事。F_RFPLL是VCO的输出频率注意这个频率范围是6GHz~12GHz。 N_Integer是11bit的整数部分N_Fractional是23bit的小数部分。8388593接近2^238388608 小数分频器中使用抖动Dither技术使得频率字小数部分的末位伪随机化来降低杂散。 相关寄存器Tx对应的寄存器地址是Rx地址0x040如Rx的0x231对应Tx的0x271 4、2分频链。VCO输出经过2分频得到本振信号。 分频器还包含了正交移相器。 分频系数是由期望的本振频率指定的。关系如下 分频值和寄存器设定值的关系是 相关寄存器
